博客 RSS 訂閱

refanbanzhang 頭像

熱飯班長 - CommonJS的兩種導出方式

知道的朋友應該知道，CommonJS有兩種導出方式，如下所示： // module1.js const name1 = 'Ben'; const name2 = 'Lisa' // 導出方式1 module.exports = { name1, name2, }; // 導出方式2 exports.name1 = name1; exports.name2 = name2; 差異 那麼上

commonjs

收藏 評論

SuperBigSaltFish0 頭像

超級大咸魚 - PM的正交解調法

1.PM的模擬調製過程 ​ PM信號是一種相位調製信號，其攜帶的信息保存在其信號的相位中，通過改變載波的相位來實現基帶數據的傳輸。 其函數表達式如下： \[s(t) = A*cos(w_c*t + K_f*m(t)) \] 其中： \(A\):表示載波幅度。 \(m(t)\):表示基帶信號。 \(w_c\):表示載波信號角度增量。 \(K_f\):是調製靈敏度。 正交調

Verilog

收藏 評論

icecreamlj 頭像

一顆冰淇淋 - 前端模塊化進化史：從全局 function 到 ES Modules

目前，前端開發已經離不開由 CommonJS、ES Modules 和 Webpack 構建的模塊化開發環境。無論是 JavaScript、CSS、圖片還是其他資源，都可以作為一個模塊來處理。那麼，模塊化究竟是如何發展到今天的呢？ 全局函數模式 最初的前端模塊化嘗試是通過 全局函數來實現的。例如，在一個 util.js 文件中定義了一個變量 count 和一個工具函數 formatNumberWi

amd , commonjs , es-modules , 前端 , Javascript

收藏 評論

Easun-Dongyang 頭像

羊的第七章 - FPGA時序約束基礎

一、時序約束的目的 由於實際信號在FPGA內部期間傳輸時，由於觸發器等邏輯期間並非理想期間，因此不可避免地存在傳輸延時，這種延遲在高速工作頻率、高邏輯級數時會造成後級觸發器地建立時間和保持時間不滿足，造成時序違例。（這也是為什麼需要把FPGA設計不能以高級編程語言思想看的原因，設計時，需要做到“心中有電路”）一般來説在一個高速系統（時鐘頻率大於100M），或存在高速信號如DDR,千兆網絡等情

Verilog

收藏 評論

OIer-QAQ 頭像

KK_SpongeBob - DP學習總結

動態規劃是一種通過把原問題分解為相對簡單的子問題的方式求解複雜問題的方法。 -----OI Wiki 例.1-最大子段和 分析 DP四步 ⑴定義狀態 定義\(dp_i\)表示以\(i\)結尾的最大子段和 ⑵分析答案 答案即\({\max}^{i\in[1,n]}_{dp_i}\) ⑶分析方程 對於每個\(i\)： 可以與\([1,i-1]\)的最大子段和拼接，組成新的子段和\((dp_{

Verilog

收藏 評論

SuperBigSaltFish0 頭像

超級大咸魚 - DSB的數字正交解調

1.DSB調製過程 ​ DSB信號是一種雙邊帶調幅調製信號，又叫雙邊帶調幅，通過改變載波的振幅來實現基帶數據的傳輸。 其函數表達式如下： \[s(t) = m(t)*cos(2\pi ft + \varphi) \] 其中： m(t):表示基帶信號。 \(cos(2\pi ft + \varphi )\):表示載波信號。 2.DSB的數字正交解調 ​ 以下介紹的正交解調法

Verilog

收藏 評論

pihome 頭像

精橙FPGA張工 - 精橙FPGA，一個承接FPGA代碼設計的資深工程師團隊。

專業高效，極致性價比！ 一、我們是誰 精橙FPGA，一個承接FPGA代碼設計的資深工程師團隊。 二、服務內容 面向在校學生、職場工程師等人員，提供FPGA入門指導和FPGA代碼設計外包服務。 三、業務範圍 主要提供Xilinx/Altera以及國產FPGA的入門指導和FPGA代碼設計外包服務，包括但不限於以下內容： 3.1 FPGA入門指導(如:Vivado/Quartus、Verilog、就

Verilog

收藏 評論

pihome 頭像

精橙FPGA張工 - 原創單總線傳輸協議b2s （附全部verilog源碼）

一、b2s協議背景介紹 本單總線傳輸協議為精橙FPGA團隊原創，含傳送端（transmitter）和接收端（receiver）兩部分，基於verilog語言，僅使用單個I/O口進行多位數據的傳輸，傳輸方向為單向，用於I/O不夠用的情況，已上板驗證通過，大家可直接使用。 二、b2s協議Verilog源碼 ps. 帶★號處可根據需要進行修改. 發送端源碼： /**************

Verilog

收藏 評論

pihome 頭像

精橙FPGA張工 - 基於CPLD/FPGA的呼吸燈效果實現（附全部verilog源碼）

一、功能介紹 此設計可以讓你的FPGA板子上那顆LED具有呼吸效果，像智能手機上的呼吸燈一樣。以下源碼已上板驗證通過，大家可直接使用。 二、呼吸燈Verilog源碼 ps1. 帶★號處可根據需要進行修改. ps2. 有需要的話可自行添加rst復位信號. /***************************************** Declaration ***************

Verilog

收藏 評論

vivovox 頭像

vivovox - 爆贊蒲公英官方格局，免費小水管直連回家！-- exsi8安裝蒲公英OrayOS

前言 平時工作生活非常依賴家裏內網設備，搬家後家裏電信公網ip還被收回[憤怒]，後一直未能尋得一種免費且穩定的中轉穿透方案，偶然間發現蒲公英竟然免費開放了自家的路由器OS，心中一動，這不就能白嫖蒲公英的旁路組網了嗎（以前可是隻能買硬件才能實現），嘗試一番後果然在雲管理平台可以設置為官方硬件且支持旁路組網，這不掏上了嗎，以下是exsi8安裝OrayOS的記錄。 exsi8安裝OrayOS小記

Verilog

收藏 評論

lanyiyun666 頭像

藍易雲 - yolo增加MPDIoU loss

MPDIoU損失函數與YOLO物體檢測模型的集成詳解 YOLO（You Only Look Once）作為實時物體檢測領域的佼佼者，以其高速且高效的特點廣受業界認可。然而，在某些特殊場景下，YOLO的預測精度仍有提升空間，例如在處理重疊物體或小物體時。為此，MPDIoU（Maximum Probabilistic Distance IoU）損失函數被引入，旨在進一步提升YOLO模型的檢測性能。 1

vagrant , devops , Nginx , jenkins , SSH

收藏 評論

kubeexplorer 頭像

探索雲原生 - ArgoWorkflow教程(二)---快速構建流水線：Workflow & Template 概念

上一篇我們部署了 ArgoWorkflow，並創建了一個簡單的流水線做了個 Demo。本篇主要分析 ArgoWorkflow 中流水線相關的概念，瞭解概念後才能更好使用 ArgoWorkflow。 !--more-- 本文主要分析以下問題： 1）如何創建流水線？ Workflow 中各參數含義 2）WorkflowTemplate 流水線模版如何使用， 3）Workflow、Workfl

devops , 雲原生 , cicd , jenkins

收藏 評論

lanyiyun666 頭像

藍易雲 - 如何在Kubernetes集羣中設置動態NFS配置

在Kubernetes集羣中設置動態NFS配置涉及多個步驟，涵蓋了從NFS服務器的設置到Kubernetes集羣內存儲的動態配置。本文將詳細介紹如何在Kubernetes中設置NFS存儲並動態管理持久卷(Persistent Volume, PV)。 一、配置NFS服務器 1. 安裝NFS服務器 首先，需要在一台Linux服務器上配置NFS服務器。假設你已經有一台專門用作NFS服務器的機器，以下是

容器 , vagrant , 微服務 , 負載均衡 , jenkins

收藏 評論

lanyiyun666 頭像

藍易雲 - 如何在Ubuntu 22.04/20.04上配置FreeIPA客户端

配置FreeIPA客户端是將Ubuntu主機加入到FreeIPA域中，以便集中管理身份認證、授權和審計服務。在Ubuntu 22.04/20.04上配置FreeIPA客户端可以通過以下步驟完成。此過程不僅需要執行命令，還需要對每個步驟進行充分理解，以確保操作的正確性和成功率。 一、安裝必要的軟件包 1. 更新系統包列表 在開始配置FreeIPA客户端之前，首先要確保系統的軟件包是最新的。通過以下命

vagrant , devops , 負載均衡 , serverless , jenkins

收藏 評論

lanyiyun666 頭像

藍易雲 - 使用開源工具監控Kubernetes雲成本

Kubernetes雲成本監控是企業在雲環境中有效管理資源的重要任務。通過精確的成本監控，企業能夠優化資源使用，避免浪費，同時提升集羣的運行效率。以下是對Kubernetes雲成本監控的一些工具及其配置、使用建議的詳細分析。 1. Kubecost 功能概述: Kubecost 是一款開源工具，專為Kubernetes集羣成本分析設計。它能夠實時監控並報告Kubernetes資源的成本和使用情

vagrant , 負載均衡 , Linux , jenkins , SSH

收藏 評論

pihome 頭像

精橙FPGA張工 - 通過matlab代碼將任意圖片生成coe/mif文件

一、功能介紹 通過matlab代碼將任意尺寸、任意格式（jpg/png等） 的圖片轉成coe/mif文件， 以便將圖片數據存入FPGA的片內ROM中， 用於圖片顯示或供其他模塊讀取，這種使用FPGA片內ROM進行圖片存儲的方法，避免了對外部存儲器的依賴。 ps.coe文件用於Xilinx FPGA的片內ROM存儲，mif用於Altera FPGA的片內ROM存儲。 二、代碼效果演示 示例圖片 ↓

Verilog

收藏 評論

pihome 頭像

精橙FPGA張工 - 使用verilog生成各種CRC校驗碼

一、功能介紹 在FPGA進行各種接口通信時，經常會出現對方發來的數據帶有CRC校驗碼，如CRC5、CRC8、CRC16、CRC32等，為了適應不同的情況，我們使用Verilog實現了一個比較通用的CRC計算模塊，可生成CRC5/CRC8/CRC16/CRC32等各種寬度的CRC校驗碼，滿足不同場景下的CRC校驗需求。 二、模塊調用示例 此模塊可實現各種相關參數的重配置：如下圖所示，可實現CRC輸

Verilog

收藏 評論

lanyiyun666 頭像

藍易雲 - 如何用Kubeadm在Debian11上安裝Kubernetes集羣

在Debian 11上安裝Kubernetes集羣需要一定的步驟，涵蓋了Docker的安裝、Kubernetes組件的安裝以及集羣的配置。這些步驟必須按照正確的順序執行，並且需要對每一步的作用有清晰的理解。以下是詳細的安裝步驟和每個步驟的解釋。 步驟1：系統更新 首先，確保Debian 11系統已更新。更新系統有助於避免潛在的依賴問題，並確保系統安全性和穩定性。使用以下命令： sudo apt-g

vagrant , devops , Debian , 負載均衡 , jenkins

收藏 評論

SuperBigSaltFish0 頭像

超級大咸魚 - CW信號的正交解調

1.CW信號   CW可以叫做等幅電報，它通過電鍵控制發信機產生短信號"."（點）和長信號"--"（劃），並利用其不同組合表示不同的字符，從而組成單詞和句子。   CW信號可以看作一種幅度調製信號，類似於幅移鍵控（2ASK信號）其攜帶的信息保存在其幅度中，通過改變載波的幅度來實現基帶數據的傳輸。 其函數表達式如下： \[s(t) = m(t)*cos(2\pi ft + \varphi)\spa

Verilog

收藏 評論

kubeexplorer 頭像

探索雲原生 - ArgoWorkflow教程(三)---使用 Artifacts 實現步驟間文件共享

上一篇我們分析了 Workflow、WorkflowTemplate、template 之間的關係。本篇主要分析如何在 argo-workflow 中使用 S3 存儲 artifact 實現步驟之間的文件共享。 !--more-- 本文主要解決兩個問題： 1）artifact-repository 如何配置 2）Workflow 中如何使用 1. artifact-repository

kubernetes , devops , 雲原生 , cicd , jenkins

收藏 評論

pihome 頭像

精橙FPGA張工 - FPGA實現256通道ADC芯片AD71124的數據採集

一、背景介紹 AD71124這款ADC芯片由ADI出品，封裝比較特別如下圖。其一般用在平板探測器上進行醫療圖像數據採集，分辨率為16bit，有高達256個輸入通道， 可對256個模擬輸入電壓進行採集，並通過LVDS串行接口將轉換後的數字量發送出來。對於醫用平板探測器，AD71124可實現對圖像像素數據的模擬電荷採集，每次可採集一行256個像素數據。 二、驅動方式 這裏我們採用FPGA按照特定的時

Verilog

收藏 評論

pihome 頭像

精橙FPGA張工 - FPGA通過2.5G視頻模塊實現超高幀率視頻傳輸

一、2.5G視頻模塊介紹 我們本次使用的2.5G帶寬視頻傳輸模塊為Pleora公司的iPORT NTx-NBT25模塊。此模塊配合萬兆網卡以及Pleora提供的上位機圖像接收軟件ebus player，即可實現高幀率圖像視頻的傳輸和顯示。另外，Pleora還提供了上位機SDK套件，可以在SDK基礎上進行更多定製化的開發。 二、FPGA高速傳圖 要想使用此2.5G模塊實現圖像視頻高速傳輸，

Verilog

收藏 評論

OIer-QAQ 頭像

KK_SpongeBob - 12.21考試總結

分數 題號 T1 T2 T3 T4 T5 T6 T7 總分 分數 100 100 100 20 100 100 64 584 分析 T1 模板，講爛了 點擊查看代碼 #includebits/stdc++.h #define int long

Verilog

收藏 評論

lanyiyun666 頭像

藍易雲 - SpringCache和Redis結合基本使用

在Java應用中，Spring Cache結合Redis是一種常見的緩存解決方案。它不僅可以減少數據庫訪問次數，提高應用性能，還能夠通過Redis實現分佈式緩存功能。以下是使用Spring Cache與Redis結合的詳細步驟及其背後原理的分析。 一、項目依賴配置 首先，在Spring Boot項目中，添加所需的依賴項。這些依賴項包括Spring Cache以及Spring Data Redis。

容器 , vagrant , 負載均衡 , Linux , jenkins

收藏 評論