Modelsim，可以選型SE和XE兩個版本。Modelsim XE可以直接被ISE調用，而Modelsim SE需要手動添加仿真庫。但SE版和OEM版在功能和性能方面有較大差別，比如對於大家都關心的仿真速度問題，以Xilinx公司提供的OEM版本ModelSim XE為例，對於代碼少於40000行的設計，ModelSim SE 比ModelSim XE要快10倍；對於代碼超過40000行的設計，ModelSim SE要比ModelSim XE快近40倍。所以我還是選擇了Modelsim SE，為此google了一下，找到了一個手動添加仿真庫的方法，並輕鬆完成配置。詳細步驟如下，有需要的兄弟們可以參考一下。

為modelsim生成3個庫。首先，介紹一下這三個庫。
Simprim_ver:用於佈局佈線後的仿真。
Unisim_ver :如果要做綜合後的仿真，還要編譯這個庫。
Xilinxcorelib_ver:如果設計中調用了CoreGen產生的核，則還需要編譯這個庫。
我們要為modelsim生成的是標準庫。所謂的標準庫就是modelsim運行後，會自動加載的庫。不過這方面我還不是很肯定。因為我在後仿真時，還是要為仿真指定庫的路徑，不然modelsim找不到。
第一步：在modelsim環境下，新建工程，工程的路徑與你想把庫存儲的路徑一致。
  
第二步：新建庫，庫名起作simprim_ver。我們首先就是要建的就是這個庫。
        
第三步：在modelsim的命令欄上，打下如下命令：
 d:/Xilinx/verilog/src/simprims/*.v     
其中的d:/Xilinx是我的Xilinx的安裝路徑，你把這個改成你的就行了。以下凡是要根據自己系統環境改變的內容，我都會用綠色標出，並加一個下劃線。編譯完之後，你會發現你的工程文件夾下出現了一個simprim文件夾，裏面又有很多個文件夾。這些就是我們要的庫了。
第四步：按照上面的方法，編譯另外兩個庫。所需要鍵入的命令分別如下：
 d:/Xilinx/verilog/src/unisims/*.v
 d:/Xilinx/verilog/src/XilinxCoreLib/*.v
如果你想要編譯的是VHDL的庫，你需要建立的庫分別是simprim,unisim和xilinxcorelib。這三個庫所需要的modelsim指令分別如下： 

vcom –work simprim d:Xilinx/VHDL/src/simprims/simprim_Vcomponents.vhd
vcom –work simprim d:Xilinx/VHDL/src/simprims/simprim_Vpackage.vhd
vcom –work simprim d:Xilinx/VHDL/src/simprims/simprim_VITAL.vhdvcom –work unisim d:Xilinx/VHDL/src/unisims/unisim_VCOMP.vhd
vcom –work unisim d:Xilinx/VHDL/src/unisims/unisim_VPKG.vhd
vcom –work unisim d:Xilinx/VHDL/src/unisims/unisim_VITAL.vhd
vcom –work unisim d:Xilinx/VHDL/src/unisims/unisim_VCFG4K.vhdvcom –work xilinxcorelib d:Xilinx/VHDL/src/ XilinxCoreLib/*.vhd


關於VHDL方面，我沒有實踐過，如果有誤的話，改一下應該問題也不大。
第五步：把庫建好後，接下來的事情就是使它成為modelsim的標準庫。這隻要修改modelsim安裝目錄下的modelsim.ini文件就可以了。修改後的內容如下：
[Library] 

std = $MODEL_TECH/../std
ieee = $MODEL_TECH/../ieee
verilog = $MODEL_TECH/../verilog
vital2000 = $MODEL_TECH/../vital2000
std_developerskit = $MODEL_TECH/../std_developerskit
synopsys = $MODEL_TECH/../synopsys
modelsim_lib = $MODEL_TECH/../modelsim_lib
simprim_ver = G:/EDA/Xilinx/simprim_ver（庫的路徑，以下同）
unisim_ver = G:/EDA/Xilinx/unisim_ver
xilinxcorelib_ver = G:/EDA/Xilinx/xilinxcorelib_ver


注意的是，這個文件是隻讀屬性。修改之前要把這個屬性去掉。
第六步：關掉工程，重啓modelsim。查看這3個庫是否在library框裏面。
              
    如果你看到了，那麼恭喜！

至此，就可以用ISE直接調用Modelsim做仿真了。

用modelsim 仿真 Xilinx 的ram 模塊時報了下面的錯誤

# ** Error: (vsim-3033) ram_ip.v(120): Instantiation of 'BLK_MEM_GEN_V2_7' failed. The design unit was not found.

下載 (30.19 KB)

2011-6-1 10:52

xilinx約束鏡像_Verilog



我也把Xilinx的XilinxCoreLib  simprims  unisims三個庫編譯到modelsim的目錄下了

哪位大大幫幫我

 

今天看有一個教程，發現在編

 

譯的時候選擇start stimulation，之後再

 

 

 

之後再libiary中把corelib的庫在添加進來

 

 

就好了

 

 

 

 

在ModelSim中添加Xilinx仿真庫

 

説明：

 

l ModelSim一定要安裝在不帶空格的目錄下，即不要安裝在“Program Files”目錄下。如作者是安裝在D:\softwares\Modelsim目錄下。

 

l ISE軟件也最好安裝在不帶空格的目錄下。

 

1、找到開始菜單->程序->Xilinx ISE Design Suite 11 -> ISE -> Accessories -> Simulation Library Compilation Wizard.

 


xilinx約束鏡像_xilinx約束鏡像_02

 

2、選定ModelSim的版本，以及指定ModelSim的安裝路徑。

 


xilinx約束鏡像_xilinx約束鏡像_03

 

3、選擇Both VHDL and Verilog。

 


xilinx約束鏡像_VHDL_04

 

4、選擇支持哪些系列的芯片，看自己需要增減。

 


xilinx約束鏡像_Verilog_05

 

5、默認選全上即可。

 


xilinx約束鏡像_Verilog_06

 

6、指定編譯完後的庫存放位置，這裏作者在modelsim安裝目錄下新建了xilinx_lib的文件夾，並指定到這裏。（注意不要指向帶空格的路徑）

 


xilinx約束鏡像_重啓_07

 

7、運行 Lauch Compile Process，即開始編譯庫文件，需要幾十分鐘。編譯完成後應該在xilinx_lib目錄下多出如下文件夾：

 


xilinx約束鏡像_VHDL_08

 

8、右鍵打開modelsim目錄下的modelsim.ini文件，先將其“只讀”屬性去掉。然後用記事本打開。在[Library]下面添加如下代碼，即之前編譯好的Xilinx庫的路徑。

 

unimacro = D:/softwares/modelsim/xilinx_lib/unimacro
 
unimacro_ver = D:/softwares/modelsim/xilinx_lib/unimacro_ver
 
unisim = D:/softwares/modelsim/xilinx_lib/unisim
 
unisims_ver = D:/softwares/modelsim/xilinx_lib/unisims_ver
 
secureip = D:\softwares\modelsim\xilinx_lib/secureip
 
xilinxcorelib = D:/softwares/modelsim/xilinx_lib/xilinxcorelib
 
xilinxcorelib_ver = D:/softwares/modelsim/xilinx_lib/xilinxcorelib_ver
 
simprim = D:/softwares/modelsim/xilinx_lib/simprim
 
simprims_ver = D:/softwares/modelsim/xilinx_lib/simprims_ver

 


xilinx約束鏡像_VHDL_09

 

9、再次打開ModelSim，即可以看到Xilinx的庫已經默認出現在了庫列表裏。以後仿真Xilinx的IP核時，就不用每次都添加庫了。

 


xilinx約束鏡像_重啓_10