@Verilog / 博客 RSS 訂閱

Jan 07 2026

網猴兒 - FPGA的虛擬化處理器模擬集羣

1 初識FPGA 文章目錄 1 初識FPGA 1.1 基本認知 1.1.1 什麼是FPGA？ 1.1.2 什麼是HDL？什麼是Verilog？ 1.1.3 硬件開發與軟件開發 1.1.4 FPGA與其他硬件的對比 1.1.5 F

虛擬化 , Verilog , 雲計算 , 學習 , FPGA的虛擬化處理器模擬集羣 , fpga開發 , ci

收藏 評論

Dec 22 2025

編程小匠人之魂 - verilog testbench 弱上拉怎麼寫

　　初學verilog的剛知道還有可綜合不可綜合的時候，覺得可綜合的verilog真是太簡單了，用到的語法只有一點點，現在看看實在是孤陋寡聞了。今天瞭解到的新的東西總結一下： verilog-2001的RTL可綜合標準可以參考文檔 IEEE P1364.1 / D1.6 Draft Standard for Verilog(R) Register Transfer

Verilog , 上拉電阻 , 架構 , 後端開發 , 代碼規範

收藏 評論